40G PCB dizajn i Vodič za usmjeravanje

1. Karakteristična impedancija

Tiskana mikrotrakasta linija (površinski sloj): Z=65Ω ± 10%;

Tiskani trakasti crta (unutarnji sloj): Z=50Ω ± 10%; diferencijalni takt jednostruka-impedancija prema masi: 50Ω, diferencijalna impedancija: 100Ω.

2. Preporuke za širinu traga: širina traga signala=6 mils, širina traga=4.5 mils za teško--tragove rute, širina traga napajanja/zemlje=15 mils ili 30 mils ovisno o situaciji.

3. Preporuke za slaganje: Pogledajte slaganje referentnog dizajna CS1999. Debljina ploče: 2,4 ± 0,2 mm. Preporučeni broj slojeva ne smije biti veći od 16-18.

4. Otvor pinova BGA čipa: Za neiskorištene pinove zadržite izlazne-izlazne otvore što je više moguće, osim onih koji utječu na usmjeravanje.

1. Tipovi napajanja uglavnom uključuju sljedeće:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A) i 5V2N (3A), VDDQ, VTT i VREF; ovo su digitalna napajanja.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Ovo su analogni izvori napajanja s izlazom linearnih modula napajanja.

2. Za 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) i 3V3 (10A), uzmite u obzir trenutnu sposobnost vias kada spajate izlazne pinove modula napajanja na sloj razdjelnika snage na temelju trenutne razine.

Preporuča se dodavanje odgovarajućih ravnina punjenja na više slojeva signala oko odgovarajućih pinova, a zatim korištenje višestrukih priključaka za povezivanje slojeva za usmjeravanje struje na odgovarajući sloj napajanja.

3. CS1999, FPGA i optički moduli imaju više analognih izvora napajanja. Oni se općenito dobivaju korištenjem linearnih izvora napajanja ili putem LC filtriranja. Svi analogni izvori napajanja zahtijevaju dijeljenje struje. Preporuča se dijeljenje analognog napajanja: podijeljeno na signalnom sloju, s gornjim i donjim susjednim slojevima koji moraju biti signalno uzemljenje.

Sljedeći izvori napajanja zahtijevaju razdvajanje:

1) CS1999 analogni izvori napajanja:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Optički moduli: 5V, 3V3, 1V8, 5V2N i drugi analogni izvori napajanja osiguravaju se kroz LC filtriranje. 4) ​​Ostalo: Svi izvori napajanja nakon induktora L.

4. Svi strujni prolazi za induktor 1008PS trebaju biti u skladu sa zahtjevom od 3 A, a svi ostali s 1 A.

5. Ground Planes

Ovo uključuje signalno uzemljenje i uzemljenje šasije.

Ploču uzemljenja šasije treba postaviti oko svakog signalnog sloja i spojiti na odgovarajuću utičnicu.

6. Tijekom usmjeravanja, TAB ravnine za sve LDO čipove za pretvorbu energije (LT1963AEQ, LT1764EQ, LP3883ES) moraju biti definirane i povezane s odgovarajućim ravninama. Površinu odvoda topline bakra potrebno je odgovarajuće povećati, a također treba dodati simetričnu bakrenu plohu sa stražnje strane (površina može biti što veća ako raspored dopušta). Spojite ove ravnine na odgovarajuće ravnine za napajanje ili uzemljenje kroz višestruke prolaze kako biste olakšali odvođenje topline. Definicije TAB ravnine za svaki čip su sljedeće:

LT1963A/LT1764/LP3883: TAB=GND (uzemljenje).

7. Za CS1999 razdvajanje napajanja i uzemljenja, pogledajte stvarne datoteke rasporeda za evaluacijsku ploču.

1. Projektirati i implementirati prema logičkom dijagramu. Kondenzatori za odvajanje trebaju biti ravnomjerno raspoređeni za svaki uređaj. Kondenzatori male-vrijednosti trebaju biti postavljeni što je moguće bliže pinovima za napajanje, a kondenzatori velikog-polariteta trebaju biti postavljeni oko čipa.

2. Svaki od dva FPGA ima pet pinova, K7/T7/Y4/AD7/AK7. Spojite vanjski otpornik od 2,00 kΩ na masu. Držite ove tragove dalje od drugih izvora smetnji. Koristite prsten za uzemljenje kako biste izolirali ove tragove od drugih vodova.

3. Opći zahtjevi za spajanje kondenzatora za odvajanje: Usmjeravanje kondenzatorske pločice je prikazano u nastavku:

1. Opći zahtjevi za diferencijalne signale:

• Duljine diferencijalnih parova moraju biti strogo usklađene, s maksimalnom greškom od<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 mil.
• Diferencijalne parove treba usmjeriti na isti sloj kako bi se minimizirali vias i promjene slojeva (osim gdje su spojeni odgovarajući otpornici, samo izvorni i odredišni terminali mogu mijenjati slojeve preko viasa).
• Kada su razine snage podijeljene, susjedni diferencijalni signali na istoj ravni snage ne mogu prijeći particije.
• Za završetke s odgovarajućim otpornicima, metode spajanja odgovarajućih otpornika prikazane su na slici ispod. Odaberite jednu od sljedećih metoda za povezivanje.

Duljine tragova također trebaju slijediti dijagram.

Za diferencijalne vodove sa serijskim kondenzatorima, kondenzatori diferencijalnog para moraju biti smješteni na istoj strani (općenito blizu priključaka) i imati odgovarajuće duljine tragova. Kada koristite AC spoj za PECL satove, vanjski otpornik na izvoru je spojen kao što je prikazano na donjoj slici.

2. Satni signali

• Diferencijalni satovi

Uključuje sljedeće signale:

622M sat ima tri para: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N i CS1999_REFCLK_P/N.

Sat 156M ima osam parova: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N i CS1999_IL_REFCLK1/2_P/N.

Za zahtjeve za usmjeravanje i usklađivanje ovih signala, pogledajte gore. Tragove diferencijalnog takta držite što dalje od drugih signalnih vodova, posebno paralelnih tragova. Svaki diferencijalni par ne mora biti iste duljine kao drugi diferencijalni parovi, ali najveća duljina ne smije biti veća od 15 cm. Jednostrani-signali takta LVTTL

Uključuje sljedeće signale: SRAM_CLK, TCAM_CLK

Ovi signali trebaju biti što kraći, obično manji od 3 cm i ne duži od 5 cm. Serijski otpornik od 25 ohma trebao bi biti što je moguće bliže pinu izvornog čipa (FPGA).

3. Signali sučelja SFI5

Ovaj se signal koristi-za prijenos podataka velike brzine (3.125G) između optičkog modula i CS1999, uključujući signale primanja i prijenosa.

Signali su prikazani u donjoj tablici.

1) Upotrijebite odgovarajući donji sloj signala kako biste smanjili dužinu traga utičnice; koristite lukove ili zavoje od 45 stupnjeva prilikom usmjeravanja.

2) Pravila prolaza: Uklonite sve jastučiće na unutarnjim slojevima sa svih otvora (zadržite samo jastučiće na sloju veze).

3) Pogledajte datoteke rasporeda referentnog dizajna CS1999 za detaljne upute i preporuke za parametre.

4) Izbjegavajte usmjeravanje prijemnih i odašiljačkih diferencijalnih parova na istom sloju.

4. Interlakenovi signali sučelja: Ovi se signali koriste za-prijenos podataka velikom brzinom (3.125G) između CS1999 i FPGA. Kao i SFI5, oni uključuju dvije skupine: prijem i prijenos. Signali su prikazani u donjoj tablici.

Za informacije o usmjeravanju, pogledajte SFI5 zahtjeve za usmjeravanje signala.

5. XAUI signali

Koristi se za-brzi prijenos signala između FPGA i ZD utičnice na stražnjoj ploči.

1) Duljina traga spojenog na ZD utičnicu trebala bi biti<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>je 4-parni 3.125G diferencijalni signal;

LINE1_XAUI_RXDAT_P/N_<3.0>je 4-parni 3.125G diferencijalni signal;

LINE0_XAUI_TXDAT_P/N_<3.0>je 4-parni 3.125G diferencijalni signal;

LINE1_XAUI_TXDAT_P/N_<3.0>je 4-parni 3.125G diferencijalni signal;

LI NE2_XAUI_RXDAT_P/N_<3..0>je 4-parni 3.125G diferencijalni signal.

LINE3_XAUI_RXDAT_P/N_<3..0>je 4-parni 3.125G diferencijalni signal.

LINE2_XAUI_TXDAT_P/N_<3..0>je 4-parni 3.125G diferencijalni signal.

LINE3_XAUI_TXDAT_P/N_<3..0>je 4-parni 3.125G diferencijalni signal.

2) Svaki par diferencijalnih vodova trebao bi imati toleranciju duljine manju od 10 mil. Nije striktno potrebno da svaki par četvorki bude jednake duljine, ali toleranciju treba svesti na najmanju moguću mjeru, a duljinu držati što kraćom.

3) Za usmjeravanje, pogledajte SFI5 zahtjeve za usmjeravanje signala.

6. 700M LVDS signali

Koristi se za-brzi prijenos signala između dva FPGA-a. Uključuje sljedeće četiri skupine:

Diferencijalni parovi prijama i odašiljanja ne bi trebali biti usmjereni na istom sloju. Ostali diferencijalni vodovi trebaju slijediti opće zahtjeve.

7. HSTL signali

Signali koji povezuju U1 (NL3300) i IC2 su HSTL-1 signali koji rade na približno 200MHz. Usmjerite ih prema općim zahtjevima HSTL usmjeravanja.

1) Završni otpornici od 50 Ω za dvosmjerne signale TCAM_DBUS[0:71] i jednosmjerne signale CAM_CLK i TCAM_IBUS trebaju biti postavljeni što je moguće bliže U1, a njihovi spojni vodovi trebaju biti što kraći. Kao što je prikazano na donjoj slici, preporučuje se slijediti rutu (a). Ako je usmjeravanje teško, slijedite usmjeravanje (b), držeći duljinu grane završnog otpornika i udaljenost između točke replikacije i pina U1 što je moguće kraćom.

2) Sljedeće skupine signala moraju biti jednake duljine, s greškom od<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) Kondenzatori VTT filtera CP1 do CP10 trebaju biti ravnomjerno raspoređeni oko završnih otpornika.

8. 100M Ethernet signali

1) Sljedeći su parovi diferencijalnih signala, s istim zahtjevima za usmjeravanje kao i opći diferencijalni signali.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Sljedeći signali nisu diferencijalni signali, ali svaka grupa mora biti jednake duljine:

MII_TX_CLK, MII_TXD<3.0>, i MII_TXEN su grupirani zajedno, s greškom od<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS i MII_RX_COL grupirani su zajedno, s pogreškom od<1cm.

9. Usmjeravanje signala bočnog skeniranja

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

b) Smjer usmjeravanja TCK signala je isti kao i TMS.

10. Signali upravljačke sabirnice:

Uključuje LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB i LOCAL_ALE.

Povežite svaku grupu autobusa u-lanac.

11. Ostali signali sabirnice podataka:

Za sve ostale grupirane signale sabirnice koji nisu gore spomenuti, osigurajte da se svaka grupa sabirnica ne razlikuje značajno (održavajte isti red veličine) i da ima najkraću moguću duljinu.

Indikatori koji se moraju prikazati na ploči uključuju tri indikatora napajanja i statusa sustava i tri indikatora statusa 40G sučelja.

Relativni položaji indikatora na ploči prikazani su na donjoj slici.

Odgovarajući odnos između indikatorskih svjetala ploče i LED dioda na logičkom dijagramu je sljedeći:

Postavite indikatorska svjetla prema gore navedenim relativnim položajima i odgovarajućim odnosima.